Modern VLSI Devices研讀小組

VLSI研讀小組成果報告

 

 
 
 
Modern VLSI Device研讀小組
成果報告
 
 
 
 
 
導讀人:黃智方副教授 (電子工程研究所)
召集人:郭瑞旻 (9863701)
組員:何 璠 (9863528)
      莊嘉銘 (9863522)
      陳亭任 (9863546)
      張庭輔 (9863558)
      林建弘 (9863539)
      鄭期尹 (9863703)
      鄭凱予 (9863535)
 
目錄
 
成立目的及組規      ……………………… P.3
 
第一次讀書會報告    ……………………… P.4
 
第二次讀書會報告    ……………………… P.6
 
第三次讀書會報告    ……………………… P.8
 
第四次讀書會報告    ……………………… P.10
 
第五次讀書會報告    ……………………… P.12
 
會後心得與檢討     ……………………… P.15
 
 
 
 
成立目的
本讀書會著重於學習元件物理特性,並且探討積體電路元件近年來新的製程與應用,及造成元件功能性無法突破的因素。在暑假聚集同樣對此領域有興趣的同儕,大家一起集思廣益,期能為將來研究與突破分享更多的想法與個人經驗。
 
參考資料
a) 書名:Fundamentals of Mordern VLSI Devices
作者:Yuang Taur (陶元) and Tak H. Ning(甯德雄)
出版社:Cambridge University
b) 線上資源:https://nanohub.org/resources/5328/citations
 
組規
a) 樂於參與,勇於討論。
b) 對半導體有興趣,且具有背景知識。
c) 準時不早退。
d) 歡迎討論研究上的問題。
e) 歡迎志同道合新成員加入。
*若有未盡事項,可增減此規則。
 
預期成效
    在研讀過程中,讀書會小組成員能夠學習到:
a) 建立讀書會網誌,分享討論心得;
b) 現代製程新的技術與發展,以及其物理背景和實際可運用的地方;
c) 在多人討論中激盪出新的想法,可以互相分享了解更多實作經驗,減少
   獨自研究嘗試的時間;
d) 因為邀請有經驗的教授擔任導讀,可以立即導正同學的錯誤觀念,有詢     
問的管道,可立即了解正確知識,幫助討論;
e) 希望能藉此讀書會,聚集有相同背景知識的同學,可以一起研究彼此的
經驗與看法,互相討論解決問題,在開學後也能繼續延續,讓大家能在之後的研究上有所助益。
 
 
Modern VLSI研讀小組__第一次讀書會
 
主題:MOSFET 金氧場效電晶體基本性質介紹
參考資料,圖片來源:Lecture 7 (https://nanohub.org/resources/1705#series)
時間:2010720日,上午十點三十分
地點:清華大學電資館210
導讀人:黃智方(清華大學電子所)
與會人:林建弘、陳亭任、何璠、張廷輔、鄭凱予、鄭期尹、郭瑞旻
主持人:郭瑞旻
記錄人:郭瑞旻
 
進行討論內容:
 
導:今天我們將介紹基本的MOSFET性質,很多同學應該以前學過MOSFET特性,我們將討論到square law,更進一步的,可以來討論較複雜的PN junction effect,例如說:body effect。大家可以說看看MOSFET有哪些性質。
:從這張圖來看,雖然這是130nm technology,現在的技術已經可以到45nm,但是從Ids-Vds的圖中還是可以看出相同的趨勢。由圖中能觀察到,電流的峰值NMOSPMOS高大約兩倍。我們在討論性質時,會用N-channel為主。
:要得到電流,會在GateDrain端加上電壓。加上適當的Gate voltage,要大於一鄰界電壓,就會產生反轉層,形成通道。在low drain voltage時,可使用
 Exx方向的電場,L的距離壓降是Vds,所以將代入學長所說的公式,可以得到,由式子可以觀察到,Id和Vds是比較接近線性的關係,
:如果Drain voltage加大呢?會造成什麼變化?公式有哪裡應該修正?
剛剛在low drain voltage時,我們可以將通道視為uniform。但現在Drain voltage變大後,通道在drain端會變小,甚至沒有,所以不能像之前一樣計算,只能將通道看成一段段的電阻來計算。
郭:因此我們要修改電場的公式。Drain voltage有可能大於(Vgs-Vt),所以通到靠近Drain的那一端會pinch off,而通道的壓降為(Vgs-Vt),電場的公式可修正為
將修正後的電場帶入電流公式,可以得到,這樣就推得了MOSFETSquare law
何:在Ids-Vds的圖中,右邊Saturation的地方可以看到,電流隨著Gate voltage的增加,是成平方增加的。
導:剛剛大家用到這公式,要注意的是速度會有飽和的時候,大約是107cm/s,用講義的Model來看,。如果加上這個因素,那前面大家提出的Model該如何修改?
:電流的公式改為,看起來比較線性,所以Ids-Vds的圖右邊沒有電流Saturation的區域,並且電流隨著Gate voltage的增加,是成倍數增加的。
:我們可以看到接下來的兩張圖,是由IEDM所做的模擬。將MOSFET每一點的Velocity大小繪製成圖,可是在右圖發現到,如果在圖中將剛剛所定義的Velocity Saturation = cm/s劃一條線,會發現還是有很多地方的Velocity是大於這個值的,所以沒有Velocity Saturation。但物理意義上,Velocity Saturation是存在的,所以到底發生什麼事呢?
這是另一部分值得討論的問題,或許我們可以加入下次讀書會的討論內容,大家可以回去看點資料,在我們參考的網站上,可以搜尋另一位老師Datta的課程,這位老師在元件物理的研究上,有更深更精確的探討,可以提供給大家完整的知識。
 
會後心得與檢討:
 
  可討論的範圍很多,基本上以講義為主,大家也可以提出平常自己閱讀時遇到的問題,或是研究上的經驗分享,都可以在會中討論。下次讀書會可準備錄音筆,將會議進行過程錄音,方便記錄者做更精確的紀錄。
 
 
 
 
Modern VLSI研讀小組__第二次讀書會
 
主題:MOSFET 金氧場效電晶體基本性質介紹()
參考資料,圖片來源:Lecture 8 (https://nanohub.org/resources/1705#series)
時間:2010727日,上午十點三十分
地點:清華大學電資館210
導讀人:黃智方(清華大學電子所)
與會人:林建弘、陳亭任、何璠、張庭輔、鄭凱予、鄭期尹、郭瑞旻、莊嘉銘
主持人:郭瑞旻
記錄人:林建弘、鄭期尹
 
進行討論內容:
1:今天跟上次的主題差不多,同樣要來討論MOSFET的基本性質,讓我們從上一堂課所學到的square law開始複習,我們今天所要討論的主題為bulk charge theory以及相關的觀念。    
2:從上次的內容裡,我們可以把MOS的架構如圖中表示,而電流的關係式:Id=WQ(y)v(y)Id的式子表示成通道的寬度W,乘上源極及汲極間任一位置上的電荷Q(y),再乘上該點電荷的速度v(y)
速度v(y)mobility 乘上電場,也就是。接著把變數分離再積分,可得
,這就是基本的Id表示式,我們所要做的即是找到QV的關係。
張:首先要知道反偏效應。先討論在靠近通道的PN接面的反偏效應,圖上秀出了常態下的MOS電容所形成的能帶圖,就如我們曾經學過的,正的閘極電壓會拉低能帶,而我們要這樣做的原因則是因為,在圖上像是藍線所畫的費米能階會在我們施加一個反向偏壓時把準費米能階分開,產生一個較低的Fn能階,當我們加了更大的反偏產生更大的阻障(barrier),在N+P+區域間會產生一個很大的能帶差,因此產生空乏區或是反轉區。
陳:這一張PN接面的圖裡,左上圖的一端是n區域,另一端是p區域,中間則是空乏區。如果我們畫energy band diagram,一端是conduction band,另一端是valence band,中間的barrier則是built-in potential
1:現在如果我們將pn junction的側面做成如右上圖的MOS電容,我們藉由加一個正電壓,可以將靠近表面的band彎曲,如果我們將band彎曲的量,則會變如右下的圖。
何:圖b是正常的能帶圖,包含了介電層,傳導層,還有本質層,就如陳所說的。如果我們在汲極加入反偏電壓,則電壓更大的話,會使得能帶下降的更多,因此能產生更多的反轉層。
        郭:在這張圖裡面,可以看到反轉或是空乏時的樣子。在source的尾端我們並沒有任何的reverse bias junction,因此電子的fermi level等於電洞的fermi level等於平衡時的fermi level
莊:然而在drain的尾端我們加了一個反向偏壓,因此在通道中,電子的fermi level也就愈來愈負,直到drain端比source端低了q的量。
張:當我們沿著通道(S>D),為了要產生inversion layer我們必須將band更彎曲,這就像在每個點有著自己的threshold voltage一樣。
何:我們不妨試著分析當gate電壓高於threshold電壓時的MOSFET
        郭:在源極端我們將band彎曲了,而我們可以利用式子算出空乏區的電荷。
2:而在汲極端我們加了一個反向偏壓,所以我們必須要將band更彎曲才能達到同樣電荷數,此意味著我們將空乏區空乏更多,以產生更多電荷,也因此在drain端有較多的空乏電荷。
1今天的討論大概到這邊告一段落,很高興大家都能夠把學理的東西拿出來討論,而不是獨自像個傻蛋一樣死讀書,有討論的空間就會有更多能夠研究的空間,找到那些別人做不出來或是還沒有發現的部分,若能夠加以實行的話,那讀書會就有意義了。
 
會後心得與檢討:
 
透過大家在課業上的研究,在讀書會裡,雖然是以講義為主要討論的導向,但大家還是把需要討論的部分,不只是透過講義的書寫,而是互相切磋觀念,如此一來更能激發出更多的火花。讀書會裡可以直接由一位負責導讀,一位負責記錄,可增加記錄的速度。
               
 
 
 
 
Modern VLSI研讀小組__第三次讀書會
 
主題:MOSFET 金氧場效電晶體基本性質介紹 PART
參考資料,圖片來源:Lecture 9 (https://nanohub.org/resources/1705#series)
時間:2010810日,上午十點三十分
地點:清華大學電資館210
導讀人:黃智方(清華大學電子所)
與會人:林建弘、陳亭任、何璠、張廷輔、鄭凱予、鄭期尹、郭瑞旻
主持人:張廷輔
記錄人:莊嘉銘
 
今天為大家導讀的是MOSFET的第三部分,前面幾張投影片是回顧之前談過的內容,在這裡我們要討論的是以矽材料為基板的MOSFET,其飽和速度Vsat和電場的關係。
在低電場的情況下,載子速率會和載子遷移率和電場成正比關係,當電場接近臨界電場的情況下,必須對其做修正,而在電場大於臨界電場值後,載子速率為一個定值,即到達飽和。
 
這邊有稍微提到晶格,晶格原子具有熱能,因此會在相對於平衡位置作來回振動。晶格原子震動會阻礙載子的移動,使載子遷移率降低,稱為晶格振動散射。當溫度越高時,晶格振動愈強,因此載子的遷移率會降低
 
所以在不同的溫度範圍,主控載子遷移率的散射機制也會有所不同;在低溫區域內,載子的遷移率是由於雜質散射所限制;當溫度逐漸升高時,晶格的振動會逐漸增強,因此晶格散射會成為限制載子遷移率的主控機制。
接下來要討論的是汲極電流,
它正比於通道寬度和反轉層累積電荷還有載子速率,而這邊有個疑問就是載子速率的代換。
 
考慮電場在小於臨界電場104時,若電源供應為1伏特,則算出來的通道長度要大於1微米。此處要注意單位的換算,因為電場用的單位是V/cm而通道長度通常都以微米作單位。因此,在通道長度大於1微米,電場強度會小於臨界電場,即在長通道的情況下,載子不會到達飽和速率。
 
下一張投影片講的事考慮body effect情況下的汲極電流公式,在通道夾止前,電流公式如下
而在汲極電壓高至使通道夾止,即
這時候電流公式可簡化成
 
接著來看飽和電壓和飽和電流的關係,MOS在相同的閘極操作電壓下,一般長通道不考慮通到夾止的問題,如黑色虛線所示,而在短通道的條件下,因為通道會在到達飽和電壓前就先夾止,所以比起長通道操作下的MOS,會有比較小的飽和電流。如下圖所示。
 
 
 
 
Modern VLSI研讀小組__第四次讀書會
 
主題:The Ballistic MOSFET
參考資料,圖片來源:Lecture 10 (https://nanohub.org/resources/1705#series)
時間:20108 24日,上午十點三十分
地點:清華大學電資館210
導讀人:黃智方(清華大學電子所)
與會人:林建弘、陳亭任、何璠、張廷輔、鄭凱予、鄭期尹、郭瑞旻
主持人:鄭凱予
記錄人:何璠
 
    今天為大家導讀的Ballistic MOSFET部分,首先介紹載子的傳輸機制,接下來再介紹Ballistic MOSFET的物理意義,首先當通道長度大於life tim時,因為容易發生散射等情形,因此電子在Y方向的速度是正比與電場,            
另一方面,當通道長度小於life time時,因為由圖中可看出很難有阻礙,因此不會產生碰撞,和先前狀況明顯不同。
 
     接著探討接觸Contact處的情形,由於strong scattering (short λ)的發生,歸咎於兩邊的高濃度載子,當熱平衡時,其費米能接才能被近似的算出來,如下:
 
2D分佈圖可知:
由於電子平均速度為0,只考慮正方向的計算時,可得到Si MOSFET電子最快的速度為107 cm/s
 
在物理意義的部份,當Vds增加時,由下圖可看出電場的能障會隨之降低,
由圖出看出看到達一定程度後回呈現飽和狀態,即velocity saturation in a ballistic MOSFET,此時電子的速度推算出來為ballistic injection velocity,為下式表示:
由下圖可驗證先前計算Si MOSFET電子最快的速度為107 cm/s。因為當時,隨著Vds的增加,電場不會再持續正比於電子速度,故電子速度會到達飽和值,也使在小線寬時,元件的傳輸速度無法向上發展。
 
 
 
 
 
 
Modern VLSI研讀小組__第五次讀書會
 
主題:Threshold Voltage and MOSFET
參考資料,圖片來源:Lecture 13 (https://nanohub.org/resources/1705#series)
時間:201097日,上午十點三十分
地點:清華大學電資館210
導讀人:黃智方(清華大學電子所)
與會人:林建弘、陳亭任、何璠、張廷輔、鄭凱予、鄭期尹、郭瑞旻、莊嘉銘
主持人:郭瑞旻
記錄人:陳亭任
 
進行討論內容:
 
導:今天我們將介紹threshold voltage,本節將介紹元件設計工程師如何由元件的目的取向來設計元件的threshold voltage或電路設計工程師將如何選擇適用的元件,同學們:我們已經在以前的讀書會裡提到過許多關於MOSFETthreshold voltage的特性,今天我們將更深入的討論它,更進一步的,可以來討論更深入更重要的body effectMOS capacitance
:一開始最重要的是了解threshold voltage的公式是怎麼來的,還有他包含的參數值的代表意義。因為是加正電壓,所以通道感應出來的是負電,所以QD這個值是負值。我們可以代真實的數據進去,來驗證這個公式。舉例來說,之前看過的70nm的數據帶入後,可以得到=0.38V
:身為一個設計者,我們可以藉由什麼方法去設計所想要的threshold voltage的值呢?
:之前的讀書會有討論到short channel effect,這應該也會影響到我們threshold voltage的值吧?
:首先我們先不要考慮short channel effect,那個到後面再討論。大家可以先看看這張Id-VG圖,討論一下從這張圖VT中發現什麼?它如何幫助社記者做正確的設計?
可以看出VG大的時候,logID是線性關係;VG小的時候,卻是exponential的關係。
郭:如果設計比較大的VT,整個曲線會往右邊移。
導:對。那有看出大的VT和小的VT,各有什麼優缺點嗎?
郭:有。從圖的趨勢可看出,越大的VT在操作時電流比較小,可是優點是在元件關閉時,所產生的leakage current也比較小。而相對來說,越小的VT有相反的優缺點。
因為這些原因,設計時可以分成兩種大方向,一是High performance,希望的是操作時的電流夠大,所以可使用小的VT;另一種是Low power,這就是藉由少的leakage current,來降低所耗的功率。
何:雖然知道設計完大概 VTID的變化趨勢,但對於細部的元件設計,像是濃度、長度和深度有沒有限制,或是有沒有最佳的範圍呢?
導:這問題包括的範圍很廣,我們可以先來想想幾個問題。大家先觀察這張濃度跟threshold voltage的圖:
ΨΨ被濃度NA影響的並不大,所以真正影響threshold voltage的是根號裏頭的濃度,這張曲線會呈現根號的相關性。
:補充一下,在加電壓的時候,PN接面會產生depletion region,如果drainsource端的depletion region重疊了,會有punch through的現象發生,這是必須避免的,所以我們要先確保drain端和source端的depletion region不能大於元件的總長。
這是最後一次讀書會,大家更會發現問題與思考,希望大家都有所收穫,以後也能繼續一起討論,研究順利!
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
會後心得與檢討
黃智方教授(導讀人)
    讀書會的用意很好,這次基本上算成功,同學們比較會提出意見,勇於討論,這樣才能達到讀書會的效果。英文能力是需要不斷加強的,可以聽線上外國學校的影音檔,了解其他人是如何思考學習的,也可當作是語言訓練。
 
郭瑞旻(召集人)
    雖然會後要記錄有點麻煩,但在做資料彙整時,可以分享到很多人的經驗以及思考方法。像我本身還沒決定研究方向,多看多聽別的同學的研究,一方面可以發現自己的興趣及目標,一方面也可以知道學術界大家重視的是什麼。
 
陳亭任
    討論的資料不管是書籍還是線上資源都是英文的,一開始聽真的聽不懂在說什麼,有時候用自己原有的知識去解釋,卻可能因為這樣而沒有發現作者真正要表達的意思。所以平常還是要加強一下英文聽說的能力呀。
 
何璠
    當換自己主持的時候好緊張,怕大家提出來的問題,沒有好的答案,不過大家都勇於討論,也可以看到自己對於半導體的一些盲點,真理真是越辯越明!
 
鄭期尹
    認識了接近領域的研究夥伴,以後有問題就找的到人討論啦!
 
張庭輔
  以前光用物理的意義去解是半導體,有時候實在是越想越難,其實有些可用簡化的但又合理的假設去想,就變得簡單多了。
 
林建弘
    以前只背公式,數字帶進去就好,背後的物理意義都不管,不果經過這次讀書會,就能跟別人說明這些公式的意思了。
 
莊嘉銘
    雖然本身研究是做電路,但了解元件真的對設計電路有很大的幫助耶!
 
鄭凱予
    討論後才發現自己有些地方是一知半解,看來新的學期要努力補強了,希望以後還有類似的讀書會呀。


郭瑞旻 / 2010-10-14

Threshold Voltage and MOSFET

主題:Threshold Voltage and MOSFET

文本:Lecture 13 of Website (https://nanohub.org/resources/1705#series)
時間:201097日,上午十點三十分
地點:清華大學電資館210
導讀人:黃智方(清華大學電子所)
與會人:林建弘、陳亭任、何璠、張廷輔、鄭凱予、鄭期尹、郭瑞旻、莊嘉銘
主持人:郭瑞旻
記錄人:陳亭任
 
進行討論內容:
 
導:今天我們將介紹threshold voltage,本節將介紹元件設計工程師如何由元件的目的取向來設計元件的threshold voltage或電路設計工程師將如何選擇適用的元件,同學們:我們已經在以前的讀書會裡提到過許多關於MOSFETthreshold voltage的特性,今天我們將更深入的討論它,更進一步的,可以來討論更深入更重要的body effectMOS capacitance
:一開始最重要的是了解threshold voltage的公式是怎麼來的,還有他包含的參數值的代表意義。因為是加正電壓,所以通道感應出來的是負電,所以QD這個值是負值。我們可以代真實的數據進去,來驗證這個公式。舉例來說,之前看過的70nm的數據帶入後,可以得到=0.38V
:身為一個設計者,我們可以藉由什麼方法去設計所想要的threshold voltage的值呢?
:之前的讀書會有討論到short channel effect,這應該也會影響到我們threshold voltage的值吧?
:首先我們先不要考慮short channel effect,那個到後面再討論。大家可以先看看這張Id-VG圖,討論一下從這張圖VT中發現什麼?它如何幫助設計者做正確的設計?
可以看出VG大的時候,logID是線性關係;VG小的時候,卻是exponential的關係。
郭:如果設計比較大的VT,整個曲線會往右邊移。
導:對。那有看出大的VT和小的VT,各有什麼優缺點嗎?
郭:有。從圖的趨勢可看出,越大的VT在操作時電流比較小,可是優點是在元件關閉時,所產生的leakage current也比較小。而相對來說,越小的VT有相反的優缺點。
因為這些原因,設計時可以分成兩種大方向,一是High performance,希望的是操作時的電流夠大,所以可使用小的VT;另一種是Low power,這就是藉由少的leakage current,來降低所耗的功率。
何:雖然知道設計完大概 VTID的變化趨勢,但對於細部的元件設計,像是濃度、長度和深度有沒有限制,或是有沒有最佳的範圍呢?
導:這問題包括的範圍很廣,我們可以先來想想幾個問題。大家先觀察這張濃度跟threshold voltage的圖:
ΨΨ被濃度NA影響的並不大,所以真正影響threshold voltage的是根號裏頭的濃度,這張曲線會呈現根號的相關性。
:補充一下,在加電壓的時候,PN接面會產生depletion region,如果drainsource端的depletion region重疊了,會有punch through的現象發生,這是必須避免的,所以我們要先確保drain端和source端的depletion region不能大於元件的總長。
這是最後一次讀書會,大家更會發現問題與思考,希望大家都有所收穫,以後也能繼續一起討論,研究順利!
 
 


郭瑞旻 / 2010-09-29

MOSFET 金氧場效電晶體基本性質介紹(二)

Modern VLSI研讀小組__第二次讀書會

主題:MOSFET 金氧場效電晶體基本性質介紹()

文本:Lecture 8 of Website (https://nanohub.org/resources/1705#series)

時間:2010727日,上午十點三十分

地點:清華大學電資館210

導讀人:林建弘、鄭期尹(清華大學電子所)

與會人:林建弘、陳亭任、何璠、張庭輔、鄭凱予、鄭期尹、郭瑞旻、莊嘉銘

主持人:郭瑞旻

記錄人:林建弘、鄭期尹

 

進行討論內容:

1:今天跟上次的主題差不多,同樣要來討論MOSFET的基本性質,讓我們從上一堂課所學到的square law開始複習,我們今天所要討論的主題為bulk charge theory以及相關的觀念。    

2:從上次的內容裡,我們可以把MOS的架構如圖中表示,而電流的關係式:Id=WQ(y)v(y)Id的式子表示成通道的寬度W,乘上源極及汲極間任一位置上的電荷Q(y),再乘上該點電荷的速度v(y)

速度v(y)mobility fμeff 乘上電場,也就是-dVdy 。接著把變數分離再積分,可得

,這就是基本的Id表示式,我們所要做的即是找到QV的關係。

張:首先要知道反偏效應。先討論在靠近通道的PN接面的反偏效應,圖上秀出了常態下的MOS電容所形成的能帶圖,就如我們曾經學過的,正的閘極電壓會拉低能帶,而我們要這樣做的原因則是因為,在圖上像是藍線所畫的費米能階會在我們施加一個反向偏壓時把準費米能階分開,產生一個較低的Fn能階,當我們加了更大的反偏產生更大的阻障(barrier),在N+P+區域間會產生一個很大的能帶差,因此產生空乏區或是反轉區。

陳:這一張PN接面的圖裡,左上圖的一端是n區域,另一端是p區域,中間則是空乏區。如果我們畫energy band diagram,一端是conduction band,另一端是valence band,中間的barrier則是built-in potential

1:現在如果我們將pn junction的側面做成如右上圖的MOS電容,我們藉由加一個正電壓,可以將靠近表面的band彎曲,如果我們將band彎曲2ψB 的量,則會變如右下的圖。

何:圖b是正常的能帶圖,包含了介電層,傳導層,還有本質層,就如陳所說的。如果我們在汲極加入反偏電壓,則電壓更大的話,會使得能帶下降的更多,因此能產生更多的反轉層。

        郭:在這張圖裡面,可以看到反轉或是空乏時的樣子。在source的尾端我們並沒有任何的reverse bias junction,因此電子的fermi level等於電洞的fermi level等於平衡時的fermi level

莊:然而在drain的尾端我們加了一個反向偏壓,因此在通道中,電子的fermi level也就愈來愈負,直到drain端比source端低了qVDVD 的量。

張:當我們沿著通道(S>D),為了要產生inversion layer我們必須將band更彎曲,這就像在每個點有著自己的threshold voltage一樣。

何:我們不妨試著分析當gate電壓高於threshold電壓時的MOSFET

        郭:在源極端我們將band彎曲了2ψB ,而我們可以利用式子算出空乏區的電荷。

2:而在汲極端我們加了一個反向偏壓,所以我們必須要將band更彎曲才能達到同樣電荷數,此意味著我們將空乏區空乏更多,以產生更多電荷,也因此在drain端有較多的空乏電荷。

1今天的討論大概到這邊告一段落,很高興大家都能夠把學理的東西拿出來討論,而不是獨自像個傻蛋一樣死讀書,有討論的空間就會有更多能夠研究的空間,找到那些別人做不出來或是還沒有發現的部分,若能夠加以實行的話,那讀書會就有意義了。

 

會後心得與檢討:

 

透過大家在課業上的研究,在讀書會裡,雖然是以講義為主要討論的導向,但大家還是把需要討論的部分,不只是透過講義的書寫,而是互相切磋觀念,如此一來更能激發出更多的火花。讀書會裡可以直接由一位負責導讀,一位負責記錄,可增加記錄的速度。


郭瑞旻 / 2010-09-07

The Ballistic MOSFET

 

Modern VLSI研讀小組__第四次讀書會
 
主題:The Ballistic MOSFET
文本:Lecture 10 of Website (https://nanohub.org/resources/1705#series)
時間:20108 24日,上午十點三十分
地點:清華大學電資館210
導讀人:黃智方(清華大學電子所)
與會人:林建弘、陳亭任、何璠、張廷輔、鄭凱予、鄭期尹、郭瑞旻
主持人:鄭凱予
記錄人:何璠
 
 
    今天為大家導讀的Ballistic MOSFET部分,首先介紹載子的傳輸機制,接下來再介紹Ballistic MOSFET的物理意義,首先當通道長度大於life tim時,因為容易發生散射等情形,因此電子在Y方向的速度是正比與電場,  
 
          
另一方面,當通道長度小於life time時,因為由圖中可看出很難有阻礙,因此不會產生碰撞,和先前狀況明顯不同。
 
     接著探討接觸Contact處的情形,由於strong scattering (short λ)的發生,歸咎於兩邊的高濃度載子,當熱平衡時,其費米能接才能被近似的算出來,如下:
 
由2D分佈圖可知:
 
由於電子平均速度為0,只考慮正方向的計算時,可得到Si MOSFET電子最快的速度為107 cm/s。
 
在物理意義的部份,當Vds增加時,由下圖可看出電場的能障會隨之降低,
 
 
由圖看出看到達一定程度後回呈現飽和狀態,即velocity saturation in a ballistic MOSFET,此時電子的速度推算出來為ballistic injection velocity,為下式表示:
 
 
由下圖可驗證先前計算Si MOSFET電子最快的速度為107 cm/s。因為當 時,隨著Vds的增加,電場不會再持續正比於電子速度,故電子速度會到達飽和值,也使在小線寬時,元件的傳輸速度無法向上發展。
 


郭瑞旻 / 2010-09-07

MOSFET 金氧場效電晶體基本性質介紹 (三)

 

Modern VLSI研讀小組__第三次讀書會
 
主題:MOSFET 金氧場效電晶體基本性質介紹 PART
文本:Lecture 9 of Website (https://nanohub.org/resources/1705#series)
時間:2010810日,上午十點三十分
地點:清華大學電資館210
導讀人:黃智方(清華大學電子所)
與會人:林建弘、陳亭任、何璠、張廷輔、鄭凱予、鄭期尹、郭瑞旻
主持人:張廷輔
記錄人:莊嘉銘
 
 
今天為大家導讀的是MOSFET的第三部分,前面幾張投影片是回顧之前談過的內容,在這裡我們要討論的是以矽材料為基板的MOSFET,其飽和速度Vsat和電場的關係。
 
 
在低電場的情況下,載子速率會和載子遷移率和電場成正比關係,當電場接近臨界電場的情況下,必須對其做修正,而在電場大於臨界電場值後,載子速率為一個定值,即到達飽和。
 
這邊有稍微提到晶格,晶格原子具有熱能,因此會在相對於平衡位置作來回振動。晶格原子震動會阻礙載子的移動,使載子遷移率降低,稱為晶格振動散射。當溫度越高時,晶格振動愈強,因此載子的遷移率會降低
 
所以在不同的溫度範圍,主控載子遷移率的散射機制也會有所不同;在低溫區域內,載子的遷移率是由於雜質散射所限制;當溫度逐漸升高時,晶格的振動會逐漸增強,因此晶格散射會成為限制載子遷移率的主控機制。
接下來要討論的是汲極電流,
 
 ID=WQ(y)Vy(y)
 
它正比於通道寬度和反轉層累積電荷還有載子速率,而這邊有個疑問就是載子速率的代換。
 
 Vy(y)=UeffEy(y) ?
 
考慮電場在小於臨界電場104時,若電源供應為1伏特,則算出來的通道長度要大於1微米。此處要注意單位的換算,因為電場用的單位是V/cm而通道長度通常都以微米作單位。因此,在通道長度大於1微米,電場強度會小於臨界電場,即在長通道的情況下,載子不會到達飽和速率。
 
下一張投影片講的事考慮body effect情況下的汲極電流公式,在通道夾止前,電流公式如下
 
 
 
接著來看飽和電壓和飽和電流的關係,MOS在相同的閘極操作電壓下,一般長通道不考慮通到夾止的問題,如黑色虛線所示,而在短通道的條件下,因為通道會在到達飽和電壓前就先夾止,所以比起長通道操作下的MOS,會有比較小的飽和電流。如下圖所示。
 
 

 


郭瑞旻 / 2010-08-24

MOSFET 金氧場效電晶體基本性質介紹

 

Modern VLSI研讀小組__第一次讀書會
 
主題:MOSFET 金氧場效電晶體基本性質介紹
文本:Lecture 7 of Website (https://nanohub.org/resources/1705#series)
時間:2010720日,上午十點三十分
地點:清華大學電資館210
導讀人:黃智方(清華大學電子所)
與會人:林建弘、陳亭任、何璠、張廷輔、鄭凱予、鄭期尹、郭瑞旻
主持人:郭瑞旻
記錄人:郭瑞旻
 
進行討論內容:
 
導:今天我們將介紹基本的MOSFET性質,很多同學應該以前學過MOSFET特性,我們將討論到square law,更進一步的,可以來討論較複雜的PN junction effect,例如說:body effect。大家可以說看看MOSFET有哪些性質。
張:從這張圖來看,雖然這是130nm technology,現在的技術已經可以到45nm,但是從Ids-Vds的圖中還是可以看出相同的趨勢。由圖中能觀察到,電流的峰值NMOSPMOS高大約兩倍。我們在討論性質時,會用N-channel為主。
陳:要得到電流,會在GateDrain端加上電壓。加上適當的Gate voltage,要大於一臨界電壓,就會產生反轉層,形成通道。在low drain voltage時,可使用 Id=WQ(0)Vx(0)=WCox(Vgs-Vt)ueff*Ex
 Exx方向的電場,L的距離壓降是Vds,所以將Ex=Vds/L代入學長所說的公式,可以得到Id=(w/L)ueff*Cox(Vgs-Vt)Vds,由式子可以觀察到,Id和Vds是比較接近線性的關係,
導:如果Drain voltage加大呢?會造成什麼變化?公式有哪裡應該修正?
林:剛剛在low drain voltage時,我們可以將通道視為uniform。但現在Drain voltage變大後,通道在drain端會變小,甚至沒有,所以不能像之前一樣計算,只能將通道看成一段段的電阻來計算。
郭:因此我們要修改電場的公式。Drain voltage有可能大於(Vgs-Vt),所以通到靠近Drain的那一端會pinch off,而通道的壓降為(Vgs-Vt),電場的公式可修正為Ex約等於(Vgs-Vt)/L。
鄭:將修正後的電場帶入電流公式,可以得到Id=(w/2L)ueff*Cox(Vgs-Vt)(Vgs-Vt),這樣就推得了MOSFETSquare law
何:在Ids-Vds的圖中,右邊Saturation的地方可以看到,電流隨著Gate voltage的增加,是成平方增加的。
導:剛剛大家用到這公式,要注意的是速度會有飽和的時候,大約是107cm/s,用講義的Model來看,。如果加上這個因素,那前面大家提出的Model該如何修改?
陳:電流的公式改為Id=WCox(Vgs-Vt)Vsat,看起來比較線性,所以Ids-Vds的圖右邊沒有電流Saturation的區域,並且電流隨著Gate voltage的增加,是成倍數增加的。
張:我們可以看到接下來的兩張圖,是由IEDM所做的模擬。將MOSFET每一點的Velocity大小繪製成圖,可是在右圖發現到,如果在圖中將剛剛所定義的Velocity Saturation =107cm/s劃一條線,會發現還是有很多地方的Velocity是大於這個值的,所以沒有Velocity Saturation。但物理意義上,Velocity Saturation是存在的,所以到底發生什麼事呢?
導: 這是另一部分值得討論的問題,或許我們可以加入下次讀書會的討論內容,大家可以回去看點資料,在我們參考的網站上,可以搜尋另一位老師Datta的課程,這位老師在元件物理的研究上,有更深更精確的探討,可以提供給大家完整的知識。
 
會後心得與檢討:
 
  可討論的範圍很多,基本上以講義為主,大家也可以提出平常自己閱讀時遇到的問題,或是研究上的經驗分享,都可以在會中討論。下次讀書會可準備錄音筆,將會議進行過程錄音,方便記錄者做更精確的紀錄。


郭瑞旻 / 2010-07-27
VLSI研讀小組成果報告 2010-10-14 Threshold Voltage and MOSFET 2010-09-29 MOSFET 金氧場效電晶體基本性質介紹(二) 2010-09-07 The Ballistic MOSFET 2010-09-07 MOSFET 金氧場效電晶體基本性質介紹 (三) 2010-08-24 MOSFET 金氧場效電晶體基本性質介紹 2010-07-27


Copyright©2007-2009 National Tsing Hua University ALL RIGHTS RESERVED
最佳解析度為1024*768或1280*1024
聯絡我們 101, Section 2, Kuang-Fu Road, Hsinchu, Taiwan 30013, R.O.C. 30013 新竹市光復路二段101號 代表號:03-5716200 統一編號:46804804